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     7-Zip is a open source data compression software. Couple with the widely 
application of .7z files, the specific file type of 7-Zip, the demand of deciphering them 
is proposed. Recently, brute-force method is still the most simply and convenient 
password cracking method. However, 7-Zip software sets up a time consuming 
obstacle to prevent brute-force cracking, which inserts a password expanding process 
before calculating the cipher key. The password expanding process can enlarge the 
password message 219 times (more than five hundred thousand times), which makes 
the cipher key generation become the bottleneck of the 7z file deciphering. 
Fortunately, with the increase of CPU frequency and the development of all kinds of 
specific compute chips, we can implement the password cracking through high 
performance computation. The design and implementation of the cipher key 
generation system based on FPGA in this paper aim at supplying a high speed cipher 
keys finitization process for the brute-force cracking of 7z files. 
The core algorithm of cipher key generation, SHA256 hash algorithm, is 
transplanted into FPGA, and is optimized by halving the number of calculating clock 
period under the condition of maintaining the frequency. Tow high performance and 
practical optimization methods are used in this paper: Carry Save Adder (CSA) and 
Loop Unrolling Technology. Carry save adder holds the add operation of carry until 
the last level, which can reduce the time delay cause by carry in adder. Loop unrolling 
unrolls several loops into one, which enables all the works in several loops previously 
finlishing in one clock after unrolling. Unrolling also increases the logic complexity 
of implementation, resulting in increasing the critical path length and decreasing the 
frequency. In order to shorten the length of critical path, Precomputation Technology 
is proposed, which cuts part of the critical path to compute in advance via insert some 
registers. The experiment result shows that the throughput of optimized implemention 
can reach about 2.2Gbps. It cost 34 clock periods to compute a 512bit message block 














Besides, the cipher keys finitization process in PC host and the communication 
between the PC host and development board are implemented in this paper. The 
communication employ USB2.0 interface to transfer data. 
In the final, this paper performs the hardware and software debugging of the 
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7-Zip 是一款开放源代码的数据压缩软件，由 Igor Pavlov 于 2000 年开始开
发，并把主体在 GNU LGPL 下发布，2007 年获得 SourceForge.net 社区评选的“
佳技术设计”及“ 佳项目”两个奖项。 
7-Zip 软件预设的格式是其自行开发的 7z 格式，使用作者 Igor Pavlov 开发的
LZMA 压缩算法[1]，LZMA 比传统的压缩算法压缩比例高，能提供比使用 PKZip
及 WinZip 高 2%-10%的压缩比。在加密方面，7-Zip 支持 256bit 的 AES 加密，
并具有对目录进行加密的能力，可以防止用户在没有密码的情况下窥视 7z 压缩













7-Zip 软件中的加密算法是 256bit 的 AES 加密算法，其中，AES 算法的密钥
生成经过两个过程：首先对输入的密码进行扩展；然后将扩展后的密码信息做一
个 SHA256 哈希压缩，得到 256bit 的密钥。 
假设用户输入的密码为 Password（密码字符用 UNICODE 表示，则长度为 n
的密码占用 2n 个字节），密码扩展过程首先在 Password 前加上一个 Salt 字段（长
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2 
（长度为 8 个字节）。Round 是扩展过程中的一个计数器，初值为 0，每扩展一
次 Round 值递增 1，一共需要扩展 2k 次（幂 k 是一个可变参数，k 值越大其扩展
后的信息越大，密钥计算的过程越耗时，在现有版本中 k = 19，大约为 50 多万




图 1-1  扩展密码的基本数据项 
假设密码长度 n = 12，则基本数据项的长度为 32Byte，那么扩展后得到的密
码明文长度为 224Byte = 16MB。由于 SHA256 算法一次处理数据块大小为 512bit




1.2 国内外研究现状  
目前国内外均无用 FPGA 进行 7-Zip 密钥生成的报道。鉴于 7-Zip 密钥生成




和美国国家安全局（NSA）一同设计的哈希函数算法 SHA-1（Secure Hashing 
Algorithm-1）是目前使用 为广泛的哈希函数算法之一。SHA-1 是随着 80bit 密
钥加密算法 Skipjack 和数字签名标准（DSS）的发展而成为一种哈希标准的，它
们都拥有 80 位的安全保障[3]。但是，随着计算机计算能力的增强，SHA-1 的安
全性能已无法达到要求，因而，2002 年美国国家标准技术研究所发布了新哈希
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SHA-384 及 SHA-512[12]。 




程序专用集成电路（Application-Specific Integrated Circuits / ASIC）和现场可编程




硬件方案。因而本文拟采用 FPGA 实现 SHA256 密钥生成算法。 
由于 SHA 系列算法本身非常复杂、计算量较大、每次迭代都需要依赖上次
的计算结果，其中 SHA256 算法的关键路径 A 的计算有 6 个 32 位加法（参看 3.2.1
节公式 3.4）。因此，不论是硬件还是软件实现，其吞吐率和能耗的优化都是设计
中的难点。已有文献中对 SHA 系列算法的硬件实现（ASIC 实现或者 FPGA 实现）
的优化主要用到以下技术： 
 进位保留加法器（Carry Save Addition / CSA）[5][6][7][8][9]  
进位保留加法器将加法计算过程中的和路径（Sum）与进位路径（Carry）分
开求解，从而减小了传统加法器中因进位传播而产生的时延。因为一个 CSA 可
将 3 个输入压缩成 2 个，则关键路径中的 7 输入可用 5 个 CSA 实现。在进位保
留加法器之后还需要一个加法器将 CSA 的伪和与进位相加，得到 终结果。一
般文献中都是使用超前进位加法器（Carry Look-ahead Addition / CLA）来实现这
后一步加法。通过对比各种加法器性能发现，FPGA 内置的级联加法器
（Carry-Propagate Adder / CPA）比 CLA 延时更少，因而本文选用 CPA。 
 并行计数器（PC）[7] 
文献[7]使用 5-to-3 并行计数器（PC）来替代 3-to-2 CSA 加法器。PC 将 5 个
数的和计算降低为三个数的和计算，然后再使用一个 CSA 和一个 CPA 就能得到

























64 步循环分割为相继的 4 部分，将这 4 部分流水通过 4 个复制的计算逻辑块，
每个计算逻辑块进行 16 步循环，那么 终的计算时间降低为原来的四分之一。
这种流水方法也是通过牺牲芯片面积来提高吞吐率。 






 用块 RAM 存储哈希迭代常量 Kt（Block RAM）[11][12] 
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